Na tabela 2 de AN141, há duas configurações de endereço SDRAM mostradas, 8x11 e 10x12. Em cada configuração, os bits na linha superior indicam o endereço da linha e os bits na linha inferior indicam o endereço da coluna.
Os bits de endereço do controlador SDRAM dos dispositivos EPXA são sempre mapeados na seguinte ordem, a partir do bit 2:
- Endereço da coluna
- Endereço bancário
- Endereço de linha
Os bits de endereço 1..0 são usados para decodificar a máscara de byte habilitar pinos DQM[3..0]