Ao projetar um controlador DDR3 com grupos DQS x4 conectados a um RDIMM, você deve comparar os grupos DQ/DQS do controlador com os agrupamentos DQ/DQS na especificação do dispositivo RDIMM.
Por exemplo, se o RDIMM for um DIMM Micron MT36JSF2G72PZ, os grupos DQ/DQS são diferentes entre o controlador DDR3 e o diagrama funcional do RDIMM. Você deve certificar-se de que o DQS está agrupado com os bits DQ correspondentes, apesar da diferença de nome.
O controlador DDR3 usa o seguinte mapeamento DQ/DQS:
DQS0 - DQ3:0
DQS1 - DQ7:4
DQS2 - DQ11:8
...
DQS15 - DQ63:60
DQS16 - DQ67:64 (CB3:0)
DQS17 - DQ71:68 (CB7:4)
O RDIMM de 72 bits usa o seguinte mapeamento DQ/DQS:
DQS0 - DQ3:0
DQS1 - DQ11:8
DQS2 - DQ19:16
...
DQS15 - DQ55:52
DQS16 - DQ63:60
DQS17 - CB7:4 (DQ71:68)
Não é possível alterar o mapeamento do controlador DDR3. Os pinos DQ no FPGA podem se conectar diretamente aos pinos do conector RDIMM com os mesmos nomes. DQS0 e DQS17 combinam entre os dois, mas DQS1 até DQS16 precisa ser remapped na placa. O mapeamento deve ser o seguinte:
FPGA pino se conecta ao pino conector RDIMM
---------------------------------------------------------
DQS0 DQS0
DQS1 DQS9
DQS2 DQS1
DQS3 DQS10
DQS4 DQS2
DQS5 DQS11
DQS6 DQS3
DQS7 DQS12
DQS8 DQS4
DQS9 DQS13
DQS10 DQS5
DQS11 DQS14
DQS12 DQS6
DQS13 DQS15
DQS14 DQS7
DQS15 DQS16
DQS16 DQS8
DQS17 DQS17
Com este mapeamento, os bits DQ são agrupados com os bits DQS correspondentes no FPGA e no RDIMM. O projeto deve compilar com sucesso no software Quartus® II e calibrar com sucesso na placa.