ID do artigo: 000084534 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2021

Por que a geração do sistema SOPC Builder só é bem sucedida para a primeira tentativa, mas falha nas sucessivas tentativas no Quartus II? Quando ele falha, o SOPC Builder é travado durante a geração do sistema em "Informações: sem configura...

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Este problema ocorre se você tiver insinuado núcleos IP de interface de memória uniphy, como controlador SDRAM DDR2 e DDR3 com controlador SDRAM UniPHY, QDR II e QDR II com controlador UniPHY e RLDRAM II com UniPHY no SOPC Builder, versão de software Quartus® II versão 10.0 ou 10.0 SP1.

 

A solução alternativa temporária para este problema é excluir a pasta rtl localizada em todas as pastas de origem UniPHY no diretório de projetos de software Quartus II cada vez que você re-gerar o SoPC Builder.

 

Este problema está corrigido na quartus II versão 10.1.

 

 

Resolução

Este problema está corrigido na quartus II versão 10.1.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Stratix® IV GT
FPGA Stratix® IV E
FPGA Stratix® IV GX
FPGAs Stratix® III

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.