ID do artigo: 000084678 Tipo de conteúdo: Solução de problemas Última revisão: 20/05/2013

Qual é a frequência suportada para scanclk e mgmt_clk para as megafunções Altera_PLL e Altera_PLL_RECONFIG?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição A frequência suportada para scanclk e mgmt_clk usada pelos megafunções Altera_PLL e Altera_PLL_RECONFIG é definida por fDYCONFIGCLK na respectiva ficha técnica do dispositivo.

fDYCONFIGCLK é o Relógio de configuração dinâmica.

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.