ID do artigo: 000084734 Tipo de conteúdo: Solução de problemas Última revisão: 30/06/2014

Há algum problema conhecido com a integridade do sinal Tx do transceptor que pode aumentar a BER em dispositivos de silício de produção Stratix® V GX?

Ambiente

  • Intel® Quartus® II Subscription Edition
  • PHY Lite para interfaces paralelas Intel® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Sim, devido a um bug nas versões de software Quartus® II 12.0, 12.0SP1 e 12.0SP2, você pode ver uma falha periódica nos pinos Tx do transceptor de dispositivos de produção Stratix® V GX.

    A falha produzirá um aumento marginal no tx jitter que pode resultar em uma taxa de erro de bits (BER) marginalmente maior.

    Resolução

    Para corrigir este problema, instale o patch adequado abaixo.

    Patches para o software Quartus® II versão 12.0 dp2

    Patches para o software Quartus® II versão 12.0 dp3

    Patches para o software Quartus® II versão 12.0 SP1

    Patches para o software Quartus® II versão 12.0 SP2

    Após instalar o patch, regenere o sistema PHY e/ou QSYS do transceptor e recompile seu projeto.

    Produtos relacionados

    Este artigo aplica-se a 2 produtos

    FPGA Stratix® V GX
    FPGAs Stratix® V

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.