ID do artigo: 000084992 Tipo de conteúdo: Solução de problemas Última revisão: 16/05/2014

A Altera fornece especificações de tempo de subida e queda para os sinais de entrada JTAG TCK, TMS e TDI?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Altera® fornece especificações de tempo de subida e queda para os sinais de entrada JTAG TCK, TMS e TDI.

Você pode consultar a taxa de borda do sinal de entrada Guia ( PDF) White Paper para obter mais orientações sobre este tópico.

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 38 produtos

FPGA Cyclone® V GX
FPGA Arria® V GZ
FPGA Stratix® V GS
FPGAs Stratix® II GX
FPGAs Stratix® II
FPGA Arria® V GX
FPGA Stratix® V GT
FPGA Arria® V GT
Dispositivos ASIC HardCopy™ III
FPGAs Stratix® III
FPGA Stratix® IV GX
FPGA Arria® II GX
FPGA Arria® II GZ
FPGA Stratix® IV GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGAs Stratix®
CPLDs MAX® V
FPGA Stratix® GX
FPGA Arria® GX
FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V ST
Dispositivos ASIC HardCopy™ IV GX
FPGA SoC Cyclone® V SE
FPGA Cyclone® IV E
FPGA Arria® V SX SoC
FPGA Arria® V ST SoC
FPGAs Cyclone®
CPLDs MAX® II
CPLD MAX® II Z
Dispositivos ASIC HardCopy™ IV E
FPGA Cyclone® III LS
FPGA Stratix® IV E
FPGA Cyclone® V GT
FPGAs Cyclone® III
FPGA Stratix® V GX
FPGA Cyclone® IV GX
FPGA Cyclone® II

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.