ID do artigo: 000085061 Tipo de conteúdo: Solução de problemas Última revisão: 29/06/2014

Por que os X são exibidos nos barramentos reconfig_to_xcvr e reconfig_from_xcvr entre meu controlador de reconfiguração e PHYs do transceptor em simulação de dispositivos transceptor Stratix V, Arria V e Cyclone V?

Ambiente

    Simulação
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

X é exibido em alguns dos bits dos barramentos reconfig_to_xcvr e reconfig_from_xcvr entre o Controlador de reconfiguração e PHYs do transceptor em simulação de dispositivos transceptor Stratix® V, Arria® V e Cyclone® V. É esperado. Esses bits são reservados para uso futuro e podem ser ignorados com segurança.

Se todas as linhas reconfig_to_xcvr ou reconfig_from_xcvr de reconfig_from_xcvr apresentarem X, isso não é normal e a conectividade deve ser marcada entre o controlador de reconfiguração e o PHY do transceptor, bem como clocks e reinicializações para garantir o funcionamento correto.

Produtos relacionados

Este artigo aplica-se a 10 produtos

FPGA Cyclone® V GX
FPGA SoC Cyclone® V SX
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Cyclone® V GT
FPGA Arria® V SX SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Stratix® V GX
FPGAs Stratix® V

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.