ID do artigo: 000085093 Tipo de conteúdo: Solução de problemas Última revisão: 16/02/2015

Quando o IP Do carregador flash paralelo (PFL) afirma o sinal flash_nreset sinal?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O flash_nreset será afirmado em qualquer um dos seguintes casos:

(1) O dispositivo com o design PFL está ligado ou configurado.
(2) O sinal de pfl_nreset de entrada é afirmado.
(3) Quando o programador Quartus® II é usado para programar a memória flash, se o PFL tiver o modo de programação ativado.

Se você quiser afirmar flash_nreset, redefinir o PFL usando pfl_nreset.

Produtos relacionados

Este artigo aplica-se a 12 produtos

FPGAs Stratix® V
FPGAs Stratix® IV
FPGAs Stratix® III
FPGAs Intel® MAX® 10
CPLDs MAX® V
CPLDs MAX® II
FPGAs Cyclone® V e FPGAs SoC
FPGAs Cyclone® IV
FPGAs Cyclone® III
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGAs Arria® V e FPGAs SoC
FPGAs Arria® II

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.