ID do artigo: 000085128 Tipo de conteúdo: Solução de problemas Última revisão: 17/08/2012

Existem condições em que a CMU PLL do transceptor pode não ser travada após a reconfiguração do PLL da CMU nos dispositivos Stratix IV GX/GT, HardCopy IV GX e Arria II GX/GZ?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Sim, a CMU PLL do transceptor pode não ser travada nos dispositivos Stratix® IV GX/GT, HardCopy® IV GX e Arria® II GX/GZ após a configuração dinâmica do CMU PLL no caso específico a seguir.

  • Usando pinos REFCLK não dedicados para clock da CMU PLL
    • Pinos REFCLK de fora do bloco do transceptor através de uma linha ITB
    • Portas de saída do clock das GPLLs esquerda/direita (pll em cascata)
    • Pinos de entrada CLK dedicados através da rede GCLK

E

  • Cabeamento rígido da porta ALTGX_RECONFIG MegaWizard® reconfig_mode_sel um valor fixo de 3'b100 (modo de reconfiguração PLL da CMU).

Este problema não é visto na simulação.

Este problema está presente em todas as versões do software Quartus® II até e incluindo Quartus II 10.1.

Para corrigir este problema, você deve instalar o software Quartus II versão 10-1-SP1 e regenerar seu componente ALTGX_RECONFIG Megawizard.

Produtos relacionados

Este artigo aplica-se a 5 produtos

Dispositivos ASIC HardCopy™ IV GX
FPGA Arria® II GZ
FPGA Arria® II GX
FPGA Stratix® IV GT
FPGA Stratix® IV GX

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.