ID do artigo: 000085363 Tipo de conteúdo: Solução de problemas Última revisão: 04/06/2013

Quais são os mapeamentos de bits ativos dos barramentos PHY nativo rx_parallel_data e tx_parallel_data quando a "Habilitar interface de dados simplificada" está desabilitada para dispositivos transceptor Stratix V, Arria V e Cyclone V?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Os mapeamentos de bits ativos dos barramentos PHY nativo rx_parallel_data e tx_parallel_data quando a "Habilitar interface de dados simplificada" está desabilitada para dispositivos transceptores Stratix® V, Arria® V e Cyclone® V estão listados no painel de mensagens do transceptor nativo PHY Megawizard™.

 

Produtos relacionados

Este artigo aplica-se a 13 produtos

FPGA Stratix® V GX
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGAs Arria® V e FPGAs SoC
FPGA Arria® V GT

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.