ID do artigo: 000085369 Tipo de conteúdo: Solução de problemas Última revisão: 09/07/2014

Por que a interface TX do Hard IP para PCI Express de 128 bits Avalon MM não transmite pacotes em simulação?

Ambiente

    Intel® Quartus® II Subscription Edition
    Simulação
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao simular o Hard IP para interface PCI Express de® 128 bits Avalon-MM no software Quartus® II versão 14.0 ou anterior, o dispositivo em teste (DUT) não é capaz de transmitir nenhum pacote do barramento Avalon-MM para o link PCIe.

Esse problema é causado pela incorreta declaração de largura de sinais de controle no caminho de transmissão de dados. Os sinais de controle são declarados como de 5 bits, mas apenas 4 bits são acionados no banco de testes. O bit mais significativo não é impulsionado e se torna "x" na simulação.

Resolução

Para contornar esse problema, siga as etapas abaixo:

  1. Abra o arquivo altpciexpav128_cr_rp.v
  2. Encontre as linhas
    • fio [4:0] tx_low64_fifo_wrusedw
    • fio [4:0] tx_hi64_fifo_wrusedw
  3. Mude as linhas para
    • fio [3:0] tx_low64_fifo_wrusedw
    • fio [3:0] tx_hi64_fifo_wrusedw

O problema está programado para ser corrigido em uma versão futura do software Quartus® II.

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.