Ao simular o Hard IP para interface PCI Express de® 128 bits Avalon-MM no software Quartus® II versão 14.0 ou anterior, o dispositivo em teste (DUT) não é capaz de transmitir nenhum pacote do barramento Avalon-MM para o link PCIe.
Esse problema é causado pela incorreta declaração de largura de sinais de controle no caminho de transmissão de dados. Os sinais de controle são declarados como de 5 bits, mas apenas 4 bits são acionados no banco de testes. O bit mais significativo não é impulsionado e se torna "x" na simulação.
Para contornar esse problema, siga as etapas abaixo:
- Abra o arquivo altpciexpav128_cr_rp.v
- Encontre as linhas
- fio [4:0] tx_low64_fifo_wrusedw
- fio [4:0] tx_hi64_fifo_wrusedw
- Mude as linhas para
- fio [3:0] tx_low64_fifo_wrusedw
- fio [3:0] tx_hi64_fifo_wrusedw
O problema está programado para ser corrigido em uma versão futura do software Quartus® II.