ID do artigo: 000085379 Tipo de conteúdo: Solução de problemas Última revisão: 31/12/2013

Erro (21087): a porta de entrada "CALCLK" deve ser conduzida pela mesma fonte

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você verá este erro em dispositivos de transceptor Stratix® V, Arria® V ou Cyclone® V, se você tiver mais de um controlador de reconfiguração com diferentes fontes de clock para a porta mgmt_clk_clk se eles compartilharem um único bloco de calibração.

O número de blocos de calibração depende do dispositivo.

Resolução Para resolver este problema, use uma mgmt_clk_clk.

Produtos relacionados

Este artigo aplica-se a 7 produtos

FPGA Stratix® V GX
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Cyclone® V GT

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.