ID do artigo: 000085456 Tipo de conteúdo: Instalação e configuração Última revisão: 01/09/2014

Por que meu projeto 1G/10G ou 10GBASE-KR PHY falha no treinamento de link em simulação Verilog HDL?

Ambiente

    Intel® Quartus® II Subscription Edition
    Simulação
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 14.0 do software Quartus® II Intel® Arria® 10 Edition, você poderá ver os seguintes avisos (ou similares) em simulação quando o Treinamento de link estiver habilitado.

"Aviso: (vsim-3533) [FOFIW] - Falha ao abrir arquivo

"USER_QUARTUS_INSTALLATION_PATH/acds/quartus/.. /ip/altera/alt_xcvr/altera_xcvr_10gbase_kr/arria10/

cpu/kra10_cpu_imem.ver" para escrever."

Após esses avisos, o treinamento de link falhará.

Resolução

Para contornar esse problema, execute as seguintes etapas:

1. Navegue até o diretório no qual o IP foi gerado:

<USER_IP_GENERATION_DIR>/altera_avalon_onchip_memory2_140/sim/

2. Neste diretório, localize 2 arquivos HDL Verilog com nomes semelhantes aos mostrados abaixo:

krip_altera_avalon_onchip_memory2_140_<RANDOM_CHARACTERS>.v

3. Localize a seguinte linha de parâmetros semelhante ao seguinte em cada um dos arquivos acima:

INIT_FILE de parâmetros = "/USER_QUARTUS_INSTALLATION_PATH/acds/quartus/.. /ip/altera/alt_xcvr/

altera_xcvr_10gbase_kr/arria10/cpu/kra10_cpu_imem.hex";

4.) Altere cada parâmetro para:

parâmetro INIT_FILE="kra10_cpu_Xmem.hex";

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC
FPGA Intel® Arria® 10 GT
FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 SX SoC

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.