Descrição
Sim.Remova as seguintes restrições nos caminhos PCS-PCD Rx no arquivo SDC gerado pelo núcleo CPRI IP:
set_multicycle_path -de [get_clocks {*receive_pcs0|recupidoclk rxclk_div4 rxclk_div2}] -, para [get_clocks rxclk] -final 2
set_multicycle_path -de [get_clocks {*receive_pcs0|recupidoclk rxclk_div4 rxclk_div2}] -até [get_clocks rxclk] -hold-end 2
E, em seguida, adicione a seguinte restrição no arquivo SDC gerado pelo núcleo CPRI IP:
Se {$::quartus (nomeofexecutable) == "quartus_fit"} {
set_min_delay de {*wire_receive_pcs0_dataoutfull*} a {*|buf_wr_data*} 1.500
}
No CPRI IP core v10.1, eliminamos todas as restrições de vários ciclos no arquivo SDC e corrigimos o código RTL com arquivo SDC atualizado.