ID do artigo: 000085793 Tipo de conteúdo: Mensagens de erro Última revisão: 01/12/2012

Erro ao simular DDR3 com PHY ping pong usando VHDL e ModelSim

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Este problema afeta os produtos DDR3.

    Um erro de simulação pode ocorrer quando você simula um trimestre de taxa Design DDR3 usando VHDL e ModelSim, com Ping Pong PHY habilitado e o modo de calibração definido como Rápido ou Completo.

    Resolução

    A solução alternativa para este problema é fazer uma das seguintes: defina o modo de calibração como Skip; use Verilog em vez de VHDL; Ou use um simulador diferente.

    Este problema será corrigido em uma versão futura.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    Dispositivos programáveis Intel®

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.