ID do artigo: 000085808 Tipo de conteúdo: Documentação e informações do produto Última revisão: 29/10/2013

Como reduzir o controlador UniPHY DDR3 avl_ready baixo na Avalon interface?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição Dependendo do tipo de acessos na interface Avalon® do controlador, avl_ready você pode ver o pulso baixo em algumas situações em que ele não deve ser esperado. Isso ocorre devido à maneira como a interface Avalon funciona.
    Resolução Listadas abaixo estão algumas sugestões que podem melhorar a eficiência da interface de Avalon minimizando avl_ready pulsando baixo durante acessos de explosão.
    1. Aumente o valor da profundidade do lookahead da fila de comando do parâmetro MegaWizard™. O controlador usa uma política de página aberta em que tenta manter os bancos abertos para evitar pré-cargas desnecessárias e ativar ciclos. Normalmente, ele requer um valor de profundidade de lookahead de fila de comando do número de páginas para manter aberto simultaneamente e pelo menos mais 2 para novos comandos entrando no controlador. Observe que o aumento deste parâmetro utilizará mais recursos lógicos FPGA, e o encerramento do tempo pode ser mais desafiador.
    2. Defina a opção Parâmetros de memória do parâmetro MegaWizard -> Modo Registrar 1 -> de latência CAS aditiva de memória para Desabilitada.
    3. No arquivo de variação de nível superior do controlador DDR3 UniPHY, encontre os parâmetros MAX_PENDING_WR_CMD e MAX_PENDING_RD_CMD. Mude esses valores para 32 e regenere o controlador DDR3.
    4. Se usar um controlador de meia Avalon acessos de explosão de tamanho 1, para melhorar a eficiência do controlador, habilite a opção de mesclagem de estouro.

    Para obter mais informações sobre a interface Avalon, consulte as especificações Avalon interface.

    Produtos relacionados

    Este artigo aplica-se a 19 produtos

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA Arria® V SX SoC
    FPGA SoC Cyclone® V ST
    FPGA Arria® V ST SoC
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Arria® II GZ
    FPGAs Stratix® III
    FPGA Stratix® IV GX
    FPGA Stratix® IV GT
    FPGA Stratix® V E
    FPGA Stratix® IV E
    FPGA SoC Cyclone® V SE

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.