ID do artigo: 000085875 Tipo de conteúdo: Solução de problemas Última revisão: 20/07/2021

Por que a simulação da minha ram de porta dupla Intel® FPGA IP comportamento incorreto de leitura durante a gravação?

Ambiente

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Intel® Quartus® Prime Pro Edition, você pode ver o comportamento incorreto de dados antigos para operações de leitura durante a gravação quando novos dados são esperados.

    Este problema afeta apenas o comportamento de simulação de RAM de porta dupla Intel® FPGA IP com a seguinte configuração para Intel® Stratix® 10 dispositivos e dispositivos Intel Agilex®:

    • O tipo de bloco ram é MLAB
    • O endereço de leitura não é registro
    Resolução

    Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 21.3.

    Produtos relacionados

    Este artigo aplica-se a 2 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC
    FPGAs e FPGAs SoC Intel® Agilex™

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.