ID do artigo: 000085922 Tipo de conteúdo: Solução de problemas Última revisão: 20/01/2016

Por que meu Altera Hard IP para PCI Express não entra em loopback de conformidade no modo 3ª Geração?

Ambiente

  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição O Altera® Hard IP para PCI® Express não entrará no modo de loopback de conformidade com taxas Gen3, se a conformidade receber bit no espaço de registro de configuração, não foi definida pelo mestre de loopback.
    Resolução Para cumprir a especificação PCI Express, certifique-se de que o seu mestre de loopback define o bit de recepção de conformidade corretamente.

    Artigos relacionados

    Produtos relacionados

    Este artigo aplica-se a 7 produtos

    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Intel® Arria® 10 GT
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA Intel® Arria® 10 GX
    FPGA Intel® Arria® 10 SX SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.