ID do artigo: 000085963 Tipo de conteúdo: Documentação e informações do produto Última revisão: 13/04/2014

Como programo as cadeias dinâmicas de atraso de E/S usando a megafunção ALTIOBUF em dispositivos Stratix V, Arria V e Cyclone V?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Siga estas instruções para programar as cadeias dinâmicas de atraso de E/S usando a megafunção ALTIOBUF em dispositivos Stratix® V, Arria® V e Cyclone® V.

Cada transação de atraso programável de IOE requer 40 ciclos de clock com io_config_clkena afirmado. A LSB deve ser o seu primeiro bit (io_config_datain[0]) no início da sua transação. Você pode encontrar as informações de formato de bits para cada família de dispositivos naALTDQ_DQS2 guia do usuário megafuncional (PDF). Use a tabela 4-1 para dispositivos Stratix V, tabela 4-3 para dispositivos Arria V e Cyclone V. Cada atraso programável de IOE tem 6 bits de largura.  Os bits reservados devem ser definidos como zero. O io_config_update deve ser afirmado após o ciclo do40º clock.

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.