ID do artigo: 000086105 Tipo de conteúdo: Solução de problemas Última revisão: 25/07/2017

É possível definir os tempos de queda de SCL e SDA do controlador HPS I2C de forma independente?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Interfaces de memória externa Intel® Arria® 10 FPGA IP
  • Interfaces de memória externa Intel® Arria® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    O controlador HPS I2C suporta a função configurável de tempo de queda de SCL e SDA.

    Resolução

    Sobre como implementar a configuração no sistema operacional Linux, consulte o link: https://github.com/altera-opensource/linux-socfpga/commit/7d0429364bf0c0e69bf192362d85076e6ee9abd7.

    O designer pode configurar os parâmetros de tempo de queda de SCL e SDA no arquivo dts, como:
     i2c-sda-falling-time-ns = ; /* anexado a partir de boardinfo */
    i2c-scl-falling-time-ns = ; /* anexado a partir de boardinfo */

    As informações configuráveis para queda de tempo de SCL e SDA foram adicionadas ao manual de referência técnica do sistema de processador rígido Intel Arria 10 .

    Produtos relacionados

    Este artigo aplica-se a 7 produtos

    FPGA SoC Cyclone® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SE
    FPGA Arria® V SX SoC
    FPGA Arria® V ST SoC
    FPGA Intel® Arria® 10 SX SoC
    FPGA Intel® Stratix® 10 SX SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.