ID do artigo: 000086200 Tipo de conteúdo: Mensagens de erro Última revisão: 11/09/2012

Erro: erro de atribuição: a largura do inclk de origem na declaração de atribuição de sinal deve corresponder à largura do resultado

Ambiente

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição Embora o Quartus® O software II versão 2.0 limita corretamente APEX™ As frequências de entrada PLL do dispositivo II para 420 MHz, o software coloca incorretamente esta mesma restrição em clocks de entrada diferenciais de alta velocidade (LVDS, LVPECL e tecnologia HyperTransport™). APEX II suportam clocks de entrada LVDS de até 500 MHz, conforme indicado na solução, Qual é a frequência máxima de clock de alta velocidade (LVDS, LVPECL e HyperTransport) que APEX dispositivos II suportam?

    Este problema foi corrigido no software Quartus II versão 2.1.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    Dispositivos programáveis Intel®

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.