Ao usar o contador de divisão por 2 (k) de vco pós-escala disponível nas PLLs rápidas do dispositivo Stratix® II e HardCopy® II e nas PLLs do dispositivo Cyclone® II, o software Quartus® II versão 5.0 SP1 e anterior está configurando os bits de configuração correspondentes a certas mudanças de fase PLL incorretamente. Isso pode fazer com que o PLL perca o bloqueio e a frequência do clock de saída esteja incorreta ou orientada pelo GND. Este problema afeta apenas a faixa de frequência de VCO mais baixa, ou seja, de 150 a 520 MHz em PLLs rápidas de dispositivos Stratix II e HardCopy II e 300-500MHz em PLLs de dispositivo Cyclone II.
Se possível, você pode resolver este problema usando uma frequência de VCO superior a 500 MHz para dispositivos Cyclone II ou 520 MHz para dispositivos Stratix II e HardCopy II.
Para o software Quartus II versão 5.0 SP1, você pode instalar o patch 1.21.
- Software Quartus II versão 5.0 SP1 Linux Patch 1.21
- Software Quartus II versão 5.0 SP1 Windows Patch 1.21
Este problema é corrigido no software Quartus II versão 5.1.