Devido à limitação do PHY Lite para interfaces paralelas Intel® FPGA IP, você pode ver a mensagem de erro acima se você tiver mais de um PHY Lite para interfaces paralelas Intel FPGA IP lugar no mesmo banco de E/S.
Para resolver este problema, evite colocar mais de um PHY Lite para interfaces paralelas Intel® FPGA IP lugar no mesmo banco de E/S. Isso porque cada um dos PHY Lite for Parallel Interfaces Intel FPGA IP tem um requisito de interface específico que exigia uma configuração de PLL específica. No entanto, há apenas um PLL disponível em um determinado banco.