ID do artigo: 000086802 Tipo de conteúdo: Product Information & Documentation Última revisão: 28/09/2018

Como os dados armazenados nos dados de leitura FIFO no Intel® Stratix® 10 serial Flash Mailbox Client Intel® FPGA IP núcleo são lidos com um host JTAG?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Cliente de caixa de correio Intel® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Os dados de leitura FIFO podem ser acessados através do barramento "rd_mem" no Intel® Stratix® 10 Serial Flash Mailbox Client Intel® FPGA IP core. Para ler os dados armazenados nos dados de leitura FIFO, você precisa ler os dados do barramento "rd_mem". Consulte a base e o endereço final rd_mem IP no Designer de plataforma para obter o endereço inicial e a lista de endereços que você pode ler.

    Para obter mais detalhes sobre o fluxo de operação de leitura, consulte Stratix® 10 Serial Flash Mailbox Client Intel® FPGA IP Guia do usuário principal.

     

    Resolução

    Para obter mais detalhes sobre o fluxo de operação de leitura, consulte Stratix® 10 Serial Flash Mailbox Client Intel® FPGA IP Guia do usuário principal.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.