ID do artigo: 000086992 Tipo de conteúdo: Solução de problemas Última revisão: 19/04/2017

Instruções do guia de teste do usuário da função RapidIO MegaCore para modelsim exigem modificação

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • RapidIO (IDLE1 de até 5.0 Gbaud) Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    O Guia do usuário da função RapidIO MegaCore inclui instruções para executar o testbench de demonstração e simular nos Gráficos mentor Simulador ModelSim. Para simular este testbench corretamente no Simulador ModelSim, você deve usar o comando ld-debug para certifique-se de que as informações relevantes não são compiladas pelo simulador. No entanto essas instruções especificam erroneamente que você deve usar o comando ld.

    Se você implementar as instruções no guia do usuário sem modificando o comando ld, a simulação ModelSim pode falhar e exibir a mensagem de erro "Falha na otimização. Design de carregamento de erros".

    Resolução

    Para resolver este problema, substitua ld ld-debug o comando pelo comando nas instruções que o guia do usuário fornece para simular o testbench no simulador ModelSim.

    Este problema é corrigido na versão 17.0 do Guia do usuário do RapidIO IP Core.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    Dispositivos programáveis Intel®

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.