Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 18.0, erros de ajuste podem ocorrer com o design do Intel® Stratix® 10 Ethernet de baixa latência 40G Intel FPGA IP quando a tensão de fonte VCCR_GXB e VCCT_GXB VCCT_GXB estiver definida como 1_1V, porque gerou a incompatibilidade de voltagem do PLL.
Erro(15653): o Fitter não pode encontrar uma configuração legal para os seguintes átomos. Atualize quaisquer núcleos PHY IP de transceptor desatualizados, corrija quaisquer atribuições ilegais de pinos e, em seguida, recompile seu design.
Erro(15744): no átomo 'av_top|alt_e40_0|tx_pll_gen.tx_pll|s10_fpll_tx|fpll_inst'
Erro(15744): As configurações devem corresponder a uma ou mais dessas condições:
Erro(15744): (VCCR_GXB/VCCT_GXB == 1_1V)
Erro(15744): Mas as seguintes atribuições violam as condições acima:
Erro(15744): VCCR_GXB/VCCT_GXB == 1_0V
Erro(15744): Ou as configurações devem corresponder a uma ou mais dessas condições:
Erro(15744): (VCCR_GXB/VCCT_GXB == 0_9V)
Erro(15744): E as seguintes atribuições violam as condições acima:
Erro(15744): VCCR_GXB/VCCT_GXB == 1_0V
Erro(15744): no átomo 'av_top|alt_e40_0|pma_40g|s10_native_phy|s10_xcvr_10g_4channel|g_xcvr_native_insts[0].ct2_xcvr_native_inst|inst_ct2_xcvr_channel_multi|gen_rev.ct2_xcvr_channel_inst|gen_ct1_hssi_cr2_pma_tx_buf.inst_ct1_hssi_cr2_pma_tx_buf'
Erro(15744): As configurações devem corresponder a uma ou mais dessas condições: Erro(15744): (VCCR_GXB/VCCT_GXB == 1_0V)
Erro(15744): Mas as seguintes atribuições violam as condições acima: Erro(15744): VCCR_GXB/VCCT_GXB == 1_1V
Erro(12274): ocorreu um erro crítico enquanto o posicionamento da periferia estava comprometido com a netlist do átomo. O atom netlist agora é inválido e o Fitter deve ser reiniciado.
Este problema foi corrigido no software Intel® Quartus® Prime Pro Edition versão 18.0.1 e 18.1.