ID do artigo: 000088789 Tipo de conteúdo: Mensagens de erro Última revisão: 28/01/2023

Por que eu recebo um erro no Designer de plataforma durante o processo Gerar HDL para sistemas que incluem o controlador SDRAM DDR3 com UniPHY Intel® FPGA IP núcleo

Ambiente

  • Intel® Quartus® Prime Standard Edition
  • Interfaces e controladores de memória
  • Windows® 10 family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Devido a um problema no software Intel® Quartus® Prime Standard Edition versão 21.1, você pode não ser capaz de gerar HDL para o seu sistema Platform Designer no sistema operacional Windows (SO). O problema pode ocorrer se o seu sistema incluir o controlador SDRAM DDR3 com uniphy Intel® FPGA IP núcleo.

    Erro: borda: erro durante a execução do script generate_hps_sdram.tcl: seq: erro durante a execução de "{C:/intelfpga/21.1/quartus/.. /nios2eds/Nios II Command Shell.bat} fazem todos os 2>> stderr.txt": o processo infantil saiu anormalmente

    Resolução

    Para resolver este problema, baixe e instale o seguinte patch de acordo com as versões do seu software Intel® Quartus® Prime Standard Edition:

    Este problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Standard Edition.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    Dispositivos programáveis Intel®

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.