Devido a um problema no software Intel® Quartus® Prime Standard Edition versão 21.1, a mensagem de erro acima pode ser vista ao executar "gerar HDL" para o descarregador de registro de mensagens de erro Intel® FPGA IP Core ao usar dispositivos Intel® Stratix® V, Intel® Arria® V ou Intel® Cyclone® V. A mensagem de erro completa é mostrada abaixo:
Erro: SDC_ENTITY não permitido para EFileKind, deve estar em {[VERILOG, VERILOG_ENCRYPT, SYSTEM_VERILOG, SYSTEM_VERILOG_ENCRYPT, VERILOG_INCLUDE, SYSTEM_VERILOG_INCLUDE, VHDL, VHDL_ENCRYPT, SDC, MIF, HEX, DAT, QXP, HPS_ISW, PLI_LIBRARY, VPI_LIBRARY, FLI_LIBRARY, OUTROS]}
durante a execução
"add_fileset_file $sdc_file SDC_ENTITY PATH $sdc_file {NO_AUTO_INSTANCE_DISCOVERY NO_SDC_PROMOTION}"
(procedimento "generate_verilog_fileset" linha 24)
invocado de dentro
"generate_verilog_fileset $name $ifdef_params_list"
(procedimento "generate_synth" linha 9)
invocado de dentro
"generate_synth altera_emr_unloader"
Um patch está disponível para corrigir este problema para o software Intel® Quartus® Prime Standard Edition versão 21.1
Baixe e instale o Patch 0.08std para o software Intel® Quartus® Prime Standard Edition versão 21.1 do link abaixo:
(Para baixar o arquivo .run, clique com o botão direito no link acima e escolha "Salvar link como")
Intel® Quartus® software Prime Standard Edition versão 21.1 do patch:
- Baixe o patch 0.08std para Windows (.exe)
- Baixe o patch 0.08std para Linux (.run)
- Baixe o Readme para o patch 0.08std (.txt)
Este problema é corrigido a partir Intel® Quartus® versão 22.1 do Software Prime Standard Edition.