Como entender os números da "Tabela 89. Atraso programável de IOE para Intel Arria 10 dispositivos" na ficha técnica do dispositivo Intel® Arria® 10?

1. A sentença no manual do GPIO Intel® Arria®10 que menciona "atrasos incrementais de 50 ps" não é um valor exato. É apenas um exemplo que explica a relação entre os valores "Offset" e "Maximum Delay" (Atraso máximo). Os usuários devem consultar a Ficha técnica para obter os valores exatos de atraso de IOE.
2. Na ficha técnica do dispositivo Intel® Arria® 10, a Tabela 89 mostra o valor de atraso máximo de diferentes graus de velocidade e a faixa de valor de Deslocamento para pinos de entrada e saída. Mas a mesa não explica exatamente seus relacionamentos.

No Intel® Arria® 10 malha central e manual de E/S de propósito geral capítulo 5.5.3.3. Atraso de E/S programável, há uma frase mencionando "atrasos incrementais de 50 ps". Não é um valor exato, mas apenas um exemplo explicando a relação entre os valores de "Deslocamento" e "Atraso Máximo". Os usuários devem consultar a Ficha técnica para obter os valores exatos de atraso de IOE.

A partir da tabela de dados do dispositivo Intel® Arria® 10 , Tabela 89. Atraso programável de IOE para dispositivos Intel® Arria® 10, podemos ver que existem diferentes atrasos máximos de IOE para dispositivos com diferentes graus de velocidade. Podemos ajustar a configuração da cadeia de atraso de saída (IO_IN_DLY_CHN) para o caminho de saída a partir de 0~15, o que significa uma resolução de 16 divididas. Para o caminho de entrada, a faixa de parâmetros da configuração da cadeia de atraso de entrada (IO_OUT_DLY_CHN) é de 0~63, resolução dividida em 64.

Simplificou a sentença para as fórmulas conforme abaixo:

Para o pino de saída, se definirmos o IO_OUT_DLY_CHN como N,

Atraso incremental do caminho de saída = atraso máximo de saída / 16

Valor de atraso de saída = atraso máximo de saída / 16 × (N + 1)

Para o pino de entrada, se configurar a IO_IN_DLY_CHN como N,

Atraso incremental do caminho de entrada = atraso máximo de saída / 64

Valor de atraso de saída = atraso máximo de saída / 64 × (N + 1)

Por exemplo, o modelo lento -E3S de atraso de entrada pode ser definido dentro de um intervalo de 0-6,035 ns, com um tamanho de etapa de 6,035 ns/64=0,0943 ns.

No entanto, devemos estar cientes de que as cadeias de atraso de E/S não são compensadas pela PVT. O valor muda com Processo, Tensão e Temperatura.