Por que o simulador Synopsys VCS* produz resultados de simulação incorretos para o FPGAs Agilex™ 5?

O FPGAs Agilex™ 5 não suporta o fluxo de duas etapas do Synopsys VCS* (compilar e elaborar em uma etapa e simular na próxima). Você pode ver resultados de simulação incorretos ao simular um projeto multi-IP com o simulador Synopsys VCS* se especificar todos os arquivos de origem da biblioteca de simulação IP e Quartus® usando uma única linha de comando VCS, run_vcs.

Siga estas etapas para usar o simulador Synopsys VCS* com fluxo VCS MX:

1. Crie bibliotecas de projeto usando o comando mkdir
2. Compile todos os arquivos-fonte da biblioteca de simulação IP e Quartus® em suas respectivas bibliotecas usando comandos vlogan ou vhdlan
3. Elabore o design de alto nível usando o comando vcs sem especificar os arquivos de origem compilados na Etapa 2
4. Simule seu projeto usando o arquivo executável de simv gerado

As etapas acima são às vezes chamadas de fluxo de três etapas vcs ou VCS MX (compilar em uma etapa, elaborada na próxima etapa e simular na etapa final).

Para informações sobre quais arquivos de biblioteca devem ser compilados, exemplos de comando e argumentos de comando, consulte o script de configuração de simulação VCS MX gerado pelo Platform Designer (/synopsis/vcsmx/vcsmx_setup. sh).

Se você estivesse usando anteriormente o script de configuração de simulação de VCS gerado pelo Platform Designer (/synopsys/vcs/vcs_setup.sh), mude para usar o script de configuração de simulação de VCS MX gerado pelo Platform Designer (/synopsys/vcsmx/vcsmx_setup.sh).

Consulte o Guia do usuário do Quartus® Prime Pro Edition: Simulação de terceiros para obter mais diretrizes sobre a incorporação dos scripts de simulação Synopsys VCS MX gerados em um script de configuração de simulação de projeto de alto nível.