Os protocolos de interface permitem conectividade de chip para chip, de placa para placa ou caixa a caixa nos projetos do sistema. Soluções de propriedade intelectual de protocolo (IP) da Intel FPGA e nossos parceiros atendem às necessidades de um amplo espectro de aplicações e aproveitam os transceptores integrados em nossos dispositivos FPGA e ASIC. As soluções de protocolo de interface são fornecidas como núcleos IP licenciáveis e designs de referência, bem como megafunções sem custo e exemplos de projeto.
Visite nossa seção protocolos de transceptor para saber mais sobre os transceptores integrados e suas soluções de protocolo de interface de suporte.
Os designs direcionados para a Intel MAX 10 FPGA dispositivos e seus kits de desenvolvimento estão disponíveis na nova loja de design.
| Exemplos de projeto | kits | dedesenvolvimento direcionados para dispositivos | compatíveiscom qsys | versão Quartus II |
|---|---|---|---|---|
Expansão de pinos GPIO usando interface de barramento I2C em CPLDs MAX II: UM 494 (PDF) |
MAX II | - | - | - |
Interface do medidor de bateria I2C usando MAX CPLDs II: UM 493 (PDF) |
MAX II | - | - | - |
Implementação de um controlador SMBus MAX II CPLDs: AN 502 (PDF) |
MAX II | - | - | 10 |
Multiplexação de dispositivos SDIO MAX CPLDs II: UM 509 (PDF) |
MAX II | - | - | - |
| Cyclone III | Intel FPGA kit de desenvolvimento de sistemas embarcados, Cyclone III Edition | - | 9.1 | |
RapidIO: Ponte do host de manutenção para o agente de manutenção do sistema |
- | - | - | Todo |
Host de interface periférica serial (SPI) em CPLDs MAX II: UM 485 (PDF) |
MAX II | - | - | 7.2 |
SMBus para expansão de pinos GPIO em CPLDs MAX II: UM 484 (PDF) |
MAX II | MDN-B2 | - | - |
| MAX II | - | - | - | |
| MAX II | - | - | 10 | |
| MAX II | MDN-B2 | - | 7.2 |