Programação IEEE 1532
O padrão IEEE 1532 in-system programmability (ISP) visa simplificar o suporte de fabricação para dispositivos ISP. A especificação IEEE 1532 permite a programação simultânea no sistema de vários dispositivos minimizando os tempos de programação de produção. O padrão baseia-se no padrão de arquitetura de varredura de limites 1149.1 JTAG, abordando problemas de silício e software para criar um ambiente ISP simplificado e homogêneo. O padrão especifica uma plataforma de software comum para programar uma variedade de tipos de dispositivos, incluindo dispositivos de memória e dispositivos lógicos programáveis (PLDs). Ele permite uma operação de programação comum para todos os dispositivos compatíveis com IEEE 1532 em uma placa de sistema.
A norma IEEE 1532 é complementar à Linguagem padrão de emperramento e linguagem de programação (STAPL) aprovada pela JEDEC. O padrão IEEE 1532 é um padrão de hardware que define o algoritmo ISP real para cada dispositivo, enquanto o Jam STAPL é um padrão de software que define o formato de arquivo que armazena as informações de programação para a cadeia de dispositivos.
Documentos relacionados
Links relacionados
- Conheça a solução Intel FPGA IEEE 1532 ›
- Resolver problemas técnicos com solucionadores de problemas on-line ›
- ISP & Jam STAPL ›
- Suporte ao fornecedor Jam STAPL ›
- Ferramentas de varredura de limites ›
- Suporte ao fornecedor de ferramentas de varredura de limites ›
- Testadores em circuito ›
- Suporte ao fornecedor de testadores no circuito ›
- Arquivos BSDL compatíveis com IEEE 1532 ›
O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.