ID do artigo: 000075008 Tipo de conteúdo: Solução de problemas Última revisão: 16/08/2019

Por que o CvP Update falha após acessar os IPs de caixa de correio SDM em Intel® Stratix® 10 dispositivos?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Base do cliente de caixa de correio Altera® S10
  • Sensor de temperatura Intel® Stratix® 10 FPGA IP
  • Sensor de tensão Intel® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema conhecido no software Intel® Quartus® Prime Pro Edition versão 18.1 da atualização 1 e posterior, uma atualização de configuração via protocolo (CvP)® em 10 dispositivos Intel Stratix pode falhar se o acesso a um sensor de temperatura Intel Stratix 10 / Intel Stratix sensor de tensão de 10 tensão / ID de chip Intel Stratix 10 núcleos de IP FPGA / Stratix 10 serial Flash Mailbox Client Intel FPGA IP core é executado antes da configuração do núcleo subsequente.

    Resolução

    Para resolver este problema, mantenha o IP SDM em reinicialização por pelo menos 1 segundo após o dispositivo entrar no modo do usuário ou remova a instância dos IPs de SDM do seu design.

     

    Ver KDB relacionado

    Por que a reconfiguração de Intel® Stratix® 10 dispositivos falha com designs contendo uma instância de qualquer uma das IPs de caixa de correio SDM?

     

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.