Você pode ver este erro no software Quartus® II se você usar um PLL para derivar a frequência do clock de entrada para a função ALTTEMP_SENSE mega.
A frequência de entrada aplicada ao sensor de temperatura interna deve ser menor ou igual a 1,0 MHz. Um divisor de clock está disponível na função ALTTEMP_SENSE mega para reduzir seu clock de entrada para atender a esse requisito. Para obter mais detalhes, consulte o Guia do usuário do Megafunction (PDF) do Sensor de temperatura (ALTTEMP_SENSE).
A natureza de arredondamento dos parâmetros pll multiplicar e dividir pode resultar no clock de saída real não sendo exato. Se não usar o divisor de clock, a frequência de clock resultante pode ser maior do que os 1,0 MHz necessários. Se usar o divisor de clock, a frequência de clock resultante pode ser superior a 40,0 MHz ou 80,0 MHz, dependendo da configuração utilizada para o divisor de clock.
Para evitar este aviso, revise os parâmetros PLL para tornar a frequência do clock de saída arredondada menor ou igual a 1,0 MHz se não usar o divisor de clock. Ao utilizar o divisor de clock, revise os parâmetros PLL para tornar a frequência do clock de saída arredondada menor ou igual a 40,0 MHz ou 80,0 MHz, dependendo da configuração utilizada para o divisor de clock.