Há um problema conhecido ao usar o controlador de reconfig PLL Intel® FPGA IP com o altlvdS Intel® FPGA IP no modo PLL externo, no software Quartus® II versão 14.0 ao usar dispositivos Arria® V, Cyclone® V e Stratix® V.
Após compilar e ajustar o projeto, você pode descobrir que o ciclo de trabalho para o contador C1 relatado no Analisador de tempo não corresponde ao cálculo descrito na solução relacionada para uma taxa de dados definida pelo usuário.
Para resolver isso, o controlador de reconfiguração PLL deve ser desconectado do IP PLL externo que está impulsionando o altlvds Intel FPGA IP.
Este problema está programado para ser corrigido em uma versão futura do Intel® Quartus® software.