ID do artigo: 000076079 Tipo de conteúdo: Solução de problemas Última revisão: 14/11/2014

Por que minha ALTLVDS_TX Intel® FPGA IP com PLL externo não funciona corretamente em dispositivos Arria® V, Cyclone® V e Stratix® V ao usar o software Quartus® II versão 14.0?

Ambiente

    Intel® Quartus® II Subscription Edition
    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Há um problema conhecido ao usar o controlador de reconfig PLL Intel® FPGA IP com o altlvdS Intel® FPGA IP no modo PLL externo, no software Quartus® II versão 14.0 ao usar dispositivos Arria® V, Cyclone® V e Stratix® V.

Após compilar e ajustar o projeto, você pode descobrir que o ciclo de trabalho para o contador C1 relatado no Analisador de tempo não corresponde ao cálculo descrito na solução relacionada para uma taxa de dados definida pelo usuário.

Resolução

Para resolver isso, o controlador de reconfiguração PLL deve ser desconectado do IP PLL externo que está impulsionando o altlvds Intel FPGA IP.

Este problema está programado para ser corrigido em uma versão futura do Intel® Quartus® software.

 

 

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX
FPGA Stratix® V GX
FPGA Arria® V GX
FPGA Cyclone® V GT
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Arria® V ST SoC
FPGA Arria® V SX SoC
FPGA Arria® V GZ
FPGA Cyclone® V E
FPGA Cyclone® V GX
FPGA Arria® V GT
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.