ID do artigo: 000081227 Tipo de conteúdo: Solução de problemas Última revisão: 05/12/2014

Por que a configuração Active Serial (AS) falha em dispositivos Stratix® V, Arria® V e Cyclone® V ao usar um dispositivo EPCQ programado em um ambiente embarcado?

Ambiente

  • Software Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Ao programar um dispositivo EPCQ com arquivo Raw Programming Data (.rpd), arquivo Hexadecimal (Formato Intel) (.hex) ou outro tipo de arquivo em um ambiente embarcado fora do software Quartus® II, a configuração de AS pode falhar em famílias de dispositivos de 28 nm (dispositivos Stratix® V, Arria® V e Cyclone® V).

    Os dispositivos EPCQ têm um registro de configuração não volátil (NVCR).  O NVCR deve ser definido como um valor adequado de acordo com o dispositivo EPCQ e o modo de configuração em famílias de dispositivos de 28 nm.  Ao usar um arquivo de programação de configuração indireta JTAG (.jic) ou o modo de programação AS no programador de software Quartus II, o NVCR é configurado automaticamente durante a programação do dispositivo EPCQ.

    Resolução

    Você precisa definir o NVCR para executar a seguinte operação:

    1. Execute a operação de habilitar gravação: opcode b'0000 0110.
    2. Execute a operação de registro de configuração não volátil de gravação: opcode b'1011 0001, seguido pelo valor de registro de 16 bits.
    3. Defina o valor de registro de 16 bits como b'1110_111y_xxxx_1111 onde y é o byte de endereço (0 é endereçamento de 4 byte, 1 é endereçamento de 3 byte) e xxxx é o valor dos ciclos de bonecos.
    4. Use os seguintes valores de registro de 16 bits de acordo com a densidade do dispositivo EPCQ e do modo de configuração de AS (x1 ou x4):

    EPCQ16, EPCQ32, EPCQ64 e EPCQ128

    • AS x1/AS x4 b'1110_1111_1100_1111 (modo de endereçamento 3 byte / ciclos de boneco = 12)

    EPCQ256, EPCQ512

    • AS x1 b'1110_1110_0100_1111 (Modo de endereçamento 4 byte / ciclos de boneco = 4)
    • AS x4 b'1110_1110_1010_1111 (Modo de endereçamento 4 byte / ciclos de boneco = 10)

    Devido ao registro não ser volátil, você só precisa definir este registro uma vez, desde que você não altere o modo de configuração.

    Artigos relacionados

    Produtos relacionados

    Este artigo aplica-se a 16 produtos

    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GT
    Dispositivos de configuração de FPGA Intel®
    FPGA Cyclone® V GX
    FPGA Cyclone® V E
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX
    FPGA Arria® V GT
    FPGA Arria® V GX
    FPGA Arria® V GZ
    FPGA Arria® V ST SoC
    FPGA Arria® V SX SoC
    FPGA Stratix® V E

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.