ID do artigo: 000085449 Tipo de conteúdo: Mensagens de erro Última revisão: 01/10/2013

Erro (169058): A SSTL-135 padrão de E/S padrão de E/S no pino de E/S de saída não pode ter a opção Descontinuação lógica desativada

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Você pode receber o erro acima ao usar pinos de E/S de propósito geral e pinos de uso duplo (como INIT_DONE e CRC_ERROR) em um banco onde o VCCIO é definido como 1,35 V, que é a tensão para o padrão SSTL-135 usado com dispositivos DRAM DDR3L.

    Este erro ocorre porque o padrão de E/SS SSTL-135 suporta apenas 34. / 40. rescisão para saídas.

    Resolução

    Para resolver o problema, adicione as seguintes atribuições a cada pino de uso geral:

    set_instance_assignment -nome OUTPUT_TERMINATION "SÉRIE 40 OHM SEM CALIBRAÇÃO" -para <pin>
    set_instance_assignment nome IO_STANDARD "SSTL-135" -para <pin_name>

    Para INIT_DONE, <pin_name> deve ser definido como ~ALTERA_INIT_DONE~. Para CRC_ERROR, o <pin_name> deve ser definido como ~ALTERA_CRC_ERROR~.

    Produtos relacionados

    Este artigo aplica-se a 15 produtos

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA Arria® V SX SoC
    FPGA SoC Cyclone® V ST
    FPGA Arria® V ST SoC
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SE
    FPGA Arria® V GX

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.