Integridade do sinal e integridade de energia – Centro de suporte
O Centro de suporte para integridade de sinal e integridade de energia fornece informações sobre como garantir a integridade do sinal e a integridade de energia em seus projetos de alta velocidade.
Obtenha recursos de suporte para Intel Stratix® 10, Intel Arria® 10® e Intel Cyclone 10 dispositivos a partir das páginas abaixo. Para outros dispositivos, pesquise nos seguintes links: FPGA de documentação , cursos de treinamento, vídeos, exemplos de projeto e base de conhecimento.
Diretrizes e documentação
Design da placa - Diretrizes Gerais
- Base de dados de conhecimento Intel® ® (KDB) para todos os FPGAs
- Conselheiro de design de placa de alta velocidade
- Centro de recursos de design de placa
- Papel branco de orientação de taxa de borda do sinal de entrada
- Lista de verificação de rede de distribuição de energia (PDN)
- AN 574: Metodologia de projeto de rede de entrega de energia (PDN) da Placa de Circuito Impresso (PCB)
- AN 613: Considerações sobre o design do PCB Stackup para a Intel FPGAs®
Design da placa - Diretrizes de interfaces de memória externa
Design da placa - Diretrizes dos Transceptores
- ® Intel Agilex 7 diretrizes de design de integridade de sinal de interface serial de alta velocidade da família de dispositivos
- AN 528: seleção de material dielétrico PCB e efeito de malha de fibra no roteamento de canal de alta velocidade
- AN 529: técnicas de otimização para designs de canal de alta velocidade
- AN 530: otimizando a descontinuidade de impedância causada por almofadas de montagem de superfície para designs de canal de alta velocidade
- AN 596: considerações de modelagem e design para conectores de 10 Gbps
- AN 651: Roteamento de breakout pcb para designs de canal serial de alta densidade além de 10 Gbps
- AN 672: Diretrizes de design de link do transceptor para transmissão de taxas de dados de alto gbps
- AN 678: ajuste de link de alta velocidade usando o circuito de condicionamento de sinal em transceptores Stratix® V
- AN 684: Diretrizes de projeto para 100 Gbps - Interface CFP2
- AN 689: design de canal de alta velocidade usando o protocolo SFF-8431
- AN 766: Stratix 10 dispositivos, diretriz de design de layout de interface de sinal de alta velocidade
- Modelagem da rugosidade da superfície de cobre para designs de canal multi-Gigabit
Vídeos de treinamento
Título |
Tipo |
Descrição |
---|---|---|
Online |
Saiba mais sobre a necessidade de simulação e análise precisas de integridade de sinal ao projetar PCBs de alta velocidade usando Intel FPGA transceptor. |
Vídeos adicionais
Título |
Descrição |
---|---|
Use o modelo IBIS-AMI para estimar a integridade do sinal Intel Arria transceptor 10 |
Saiba como realizar uma simulação de integridade de sinal com um Intel Arria 10 transceptor IBIS-AMI no analisador de link avançado. Além disso, este vídeo cobre relatórios de diagrama ocular. |
O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.