Como implemento e me conecto entre um Altera

Ambiente

ID do erro: 22011131652

Quartus Edition

Intel® Quartus® II Subscription Edition

Versão encontrada: 12.1 Versão corrigida: 0.0

Propriedade intelectual FPGA

ALTLVDS_RX

Versão encontrada: 12.1

Descrição

Ao usar ALTLVDS_RX no modo PLL externo com DPA habilitada nas versões 12.1 ou mais recentes do software Quartus® II, você receberá um erro em Análise e Síntese, conforme mostrado abaixo:

Erro: nó de bloco do SERDES DPA \'lvds_rx:lvds_rx_inst0|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx:auto_generated|lvds_rx_dpa3\' não está corretamente conectado na porta \'DPACLKIN\'. Ele deve estar conectado a uma das portas válidas listadas abaixo.
Info: Pode ser conectado à porta PHOUT de arriav_pll_dpa_output WYSIWYG
Informações: Podem ser conectados à porta OUTCLK de generic_pll WYSIWYG

Isso afeta os dispositivos Arria® V e Stratix® V.

Resolução

Modifique seu projeto ao usar a megafunção de ALTLVDS_RX no modo PLL externo com DPA habilitado baixando este arquivo Como fazer documento e exemplo-project.zip .

Primeiro, você precisará concluir as etapas para implementar ALTLVDS_RX e ALTLVDS_TX com o modo PLL externo, conforme descrito na solução relacionada abaixo.

Produtos relacionados

Este artigo aplica-se a 9 produtos

FPGA Arria® V GT

FPGA Stratix® V E

FPGA Arria® V ST SoC

FPGA Arria® V GX

FPGA Stratix® V GX

FPGA Arria® V GZ

FPGA Arria® V SX SoC

FPGA Stratix® V GS

FPGA Stratix® V GT

Selecione o seu idioma

Usando a pesquisa Intel.com

Links rápidos

Pesquisas recentes

Pesquisa avançada

Pesquisar apenas em

Como implemento e me conecto entre um Altera_PLL externo e uma ALTLVDS_RX com o Alinhamento de Fase Dinâmica (DPA) habilitado?

Ambiente

Artigos relacionados

Mais ajuda?

Isenção de responsabilidade