ID do artigo: 000074766 Tipo de conteúdo: Solução de problemas Última revisão: 02/05/2016

Por que minha saída PLL tem uma mudança de fase incorreta no analisador de temporização TimeQuest?

Ambiente

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Quartus® II, o analisador de temporização TimeQuest pode calcular uma mudança de fase incorreta para seu clock de saída PLL. Este problema ocorre em projetos de Arria® V, Cyclone® V e Stratix® V quando você usa derive_pll_clocks com uma mudança de fase não zero no clock de referência de PLL.

    Resolução

    Para contornar esse problema, execute uma das seguintes ações:

    • Use a configuração de mudança de fase no clock de saída em vez de transferir o clock de referência no seu PLL.
    • Restringir as saídas PLL usando a create_generated_clock restrição em vez de usar derive_pll_clocks.

    Artigos relacionados

    Produtos relacionados

    Este artigo aplica-se a 15 produtos

    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SE
    FPGA Arria® V SX SoC
    FPGA SoC Cyclone® V ST
    FPGA Arria® V ST SoC
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Arria® V GZ
    FPGA Stratix® V GS

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.